Requested Patent: JP2001056665A

Title: METHOD FOR DRIVING PLASMA DISPLAY PANEL;

Abstracted Patent: JP2001056665;

Publication Date: 2001-02-27 :

Inventor(s): SUZUKI MASAHIRO; SAEGUSA NOBUHIKO;

 Applicant(s):
 PIONEER ELECTRONIC CORP;

 Application Number:
 JP19990234716 19990820;

 Priority Number(s):
 JP19990234716 19990820;

IPC Classification: G09G3/28; G09G3/20; H04N5/66;

Equivalents: JP3678401B2;

ABSTRACT:

PROBLEM TO BE SOLVED: To improve display quality an gradation expressive power by selectively executing a first drive pattern according to the kind of an input video signal. SOLUTION: A plasma display device for luminous-driving this panel consists of a drive part consisting of an operating device 1, a drive control circuit 2, an input selector 3, an AD converter 4, a data conversion circuit 30, a memory 5, an address driver 6 and first and second sustain drivers 7, 8 and a PDP 10 as a plasma display panel. At this time, the luminous drive sequence consists of the first drive pattern alternately switching respective first and second luminous drive sequences that the ratios of the number of luminous times in respective sustain uninous processes among N pieces of division display devices are different from each other to execute it and the second drive pattern alternately switching respective sustained luminous processes among N pieces of division display devices are different from each other to execute it. Then, the first and the second drive patterns are executed selectively according to the kind of the input video signal.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-56665 (P2001-56665A)

(43)公開日 平成13年2月27日(2001.2.27)

(51) Int.Cl.7		徽別記号		FΙ			ī	-73-ド(参考)
G 0 9 G	3/28			G 0 9	G 3/28		K	5 C 0 5 8
	3/20	641			3/20		641E	5 C 0 8 0
							641H	
							641Q	
		642					642D	
			March 24 vPs	frakeb	28-P1T-018-00	OI	(A or at)	田 (株元) マヤカノ

(21)出願番号	特順平11-234716	(71)出願人	000005016 パイオニア株式会社	
(22) 出順日	平成11年8月20日(1999.8.20)		東京都目黒区目黒1丁目4番1号	
		(72)発明者	鈴木 雅博	
			山梨県中巨摩郡田富町西花輪2680番地	バ
			イオニア株式会社内	
		(72)発明者	三枝 信彦	
			山梨県中巨摩郡田富町西花輪2680番地	18
			イオニア株式会社内	
		(74)代理人	100079119	
			弁理士 藤村 元彦	


最終頁に続く

(54) 【発明の名称】 ブラズマディスプレイパネルの駆動方法

(57)【要約】

【課題】 表示品質を向上させつつも階調表現力を向上 させることができるプラズマディスプレイパネルの駆動 方法を提供することを目的とする。

【解決手段】 入力映像信号の種別に応じて、1フィー ルド(1フレーム)期間中の発光維持行程各々で実施する 発光回数の比が互いに異なる第1及び第2発光駆動シー ケンスを1フィールド(1フレーム)毎に交互に切り換え て実行する第1駆動パターン、及び上記発光維持行程各 々で実施する発光回数の比が互いに異なる第3及び第4 発光駆動シーケンスを1フィールド(1フレーム)毎に交 互に切り換えて実行する第2駆動パターンを択一的に実 行する。



【特許請求の範囲】

【請求項1】 走索ライン毎に配列された複数の行電極 と前記行電極に交叉して配列された複数の列電極との各 交点にて1両素に対応した放電セルを形成しているアラ ズマディスアレイパネルの駆動方法であって、

単位表示期間をN個の分割表示期間に分割し、前立分割 表示期間の各々において、入力映像信号に多階割化処理 を施して得たNビットの表示財動画素デークに応じて前 記放電セルの各々を非発光セルスは発光セルの一方に設 定する画素デーク書込行程と、前記発光セルのみを前記 分割表示期間各々の重み付けに対応した発行回数だけ発 光きせる発光維持行程とを実行する発光財動シーケンス を右1.

前記発光駆動シーケンスは、前記N個の前記分割表示期間格々の前記線特発光行程での前記葉光回数の比が互いに異なる事1及び第2発光駆動シーケンスをを前記単位表示期間断に交互に切り換えて実行する第1駆動パターンと、前記N個の前記分割表示期間為々の前記離共発行程での前記発光回数の此が互いに異なる第3及び第4発光駆動シーケンス各々を前記単位表示期間時に交互に切り換えて実行する第2駆動パターンとからなり、前記入力映像信号の種別に応じて前記第1駆動パターン及び前記第2駆動パターンを択一的に実行することを特

微とするアラズマディスアレイパネルの駆動方法。 【請求項2】 前記入力映像信号はパーソナルコンピュ ータからの映像信号又はテレビジョン信号であることを

ータからの映像信号又はテレビジョン信号であることを 特徴とする請求項1記載のプラズマディスプレイパネル の駆動方法。

【請求項3】 前記単位表示期間とは前記入力映像信号 の1フィールド又は1フレーム表示期間であることを特 彼とする請求項1記載のプラズマディスプレイバネルの 駆動方法。

【請求項4】 前記第1発光駆動シーケンスの実行によって得られる各階訓練度点の練度レベルと、前記第2発 光駆動シーケンスの実行時に前記多階調化処理によって 得られる各階訓練度点での輝度レベルとを一致させ、

前記第3発光駆動シーケンスの実行によって得られる各 能割簿度点の解度レベルと、前記第4発光解動シーケン スの実行時に南記多階消化処理によって得られる各階割 輝度点での輝度レベルとを互いに異ならせることを特徴 とする前ま項 1 記載のプラズマディスアレイバネルの駆 執方法、

【請求項5】 走査ライン毎に配列された複数の行電極 と前記行電極に交叉して配列された複数の列電極との各 交点にて1両素に対応した放電セルを形成しているアラ ズマディスプレイパネルの駆動方法であって、

単位表示期間をN個の分割表示期間に分割し、前記分割 表示期間の各々において、入力映像信号と影響剤化処理 表示期間で各々に対して、入力映像信号と影響剤化処理 記載電セルの各々を非発光セル又は発光セルの一方に設 記載電セルの各々を非発光セル又は発光セルの一方に設 定する画素データ書込行程と、前記発光セルのみを前記 分割表示期間各々の重み付けに対応した発光回数だけ発 光させる発光維持行程とを実行する発光駆動シーケンス を有し、

前記発来駆動シーケンスは、前記N個の前記分割表示期間各々の前記維持発光行程での前記発光回数の比が互い に異なる第1及び第2発光駆動シーケンスからなり、

前記第1発光駆動シーケンスの実行によって得られる各 階調輝度点の輝度レベルと、前記第2発光駆動シーケン スの実行時に前記多階調度処理によって得られる各階割 輝度点での輝度レベルとを一致させることを特徴とする アラズマディスアレイパネルの駆動方法。

【請求項6】 前記入力映像信号はテレビジョン信号で あることを特徴とする請求項5記載のプラズマディスプ レイパネルの駆動方法。

【請求項7】 前記単位表示期間とは前記入力映像信号 の1フィールド又は1フレーム表示期間であることを特 競とする請求項5記載のプラズマディスプレイパネルの 駆動方法。

【請求項8】 定套ライン毎に配列された複数の行電極 と前記行電極に交叉して配列された複数の列電極との各 安点に7 i 画素に対応した放電セルを形成しているプラ ズマディスプレイパネルの駆動方法であって、

単位表示期間をN個の分割表示期間に分割し、前記分割 表示期間か多々において、入り映像信号に多隙間化処理 を施して得たNビットの表示驱動画素デークに応じて前 記放電むれの各々を非発光セルスは発光セルの一方に設 定する画素データ書込行程と、前記発光セルのみを前記 分割表示期間各々の重み付付に対応した発光回数だけ発 光させる洗光維持行程とを実行する発光驱動シーケンス を有し、

前記発光駆動シーケンスは、前記N個の前記分割表示期間各々の前記維持発光行程での前記発光回数の比が互い に異なる第1及び第2発光駆動シーケンスからなり、 前記第1発光駆動シーケンスの実行によって得られる各

側配第19元75駅到シーアンスの実行によって得られる各 階調輝度点の輝度レベルと、前記第2発光駆動シーケン スの実行時に前記多階割化処理につて得られる各階割 輝度点での輝度レベルとを互いに異ならせることを特徴 とするプラズマディスプレイパネルの駆動方法。

【請求項9】 前記入力映像信号はパーソナルコンピュータからの映像信号であることを特徴とする請求項8記載のプラズマディスプレイパネルの駆動方法。

【請求項10】 前記単位表示期間とは前記入力映像信 号の1フィールド又は1フレーム表示期間であることを 特徴とする請求項8記載のプラズマディスプレイパネル の駆動方法。

【請求項11】 前記分割表示期間各々の前記発光維持 行程での前記発光回数の比を非線形に設定することによ り、前記入力映像信号の非線形表示特性を補正すること を特徴とする請求項1記載のプラズマディスプレイパネ ルの駆動方法。

【請求項12】 前記非線形表示特性は、ガンマ特性で あることを特徴とする請求項11記載のプラズマディス プレイパネルの駆動方法。

【請求項13】 前記人力映像信号の前記封線形表示特性を補正する前に前記多階調化処理を実行することを特 酸とする請求項11記載のアラズマディスプレイパネル の駆動方法。

【請求項14】 前記多階調化処理は誤差拡散処理及び / 又はディザ処理からなり、前記ディザ処理でのディザ 係数を前記単位表示期間毎に変更することを特徴とする 請求項1記載のプラズマディスアレイバネルの駆動方 注

【請求項15】 前記多階調化処理を施す前に前記入力 映像信号に対応した画素データを前記多階調化処理に必 要な上位ビット群と下位ビット群とのビット境界で分能 することを特徴とする請求項1記数のアラズマディスア レイパネルの駆動方法。

【請求項16】 前記単位表示期間における先頭部の前 記分割表示期間においてのみで全ての前記放電セルを発 光セル又は非発光セルのいずれか一方の状態に初期化す るリセット行程を実行し、

前記分割表示期間の内のいずれか1の前記曹素データ書 込行程においてのみで前記放電とルを前記表示駆動画素 データに応じて非発光セル又は発光セルの一方に設定す ることを特徴とする請求項1記載のアラズマディスプレ イバネルの駆動方法。

【請求項17】 前記単位表示期間における先頭部の前 記分割表示期間においてのみで全ての前記放電セルを発 光セル又は非発光セルのいずれか一方の状態に初期化す るリセット行程を実行し、

前記分割表示期間の内のいずれか1の前記画業データ書 込行程において前記放電セルを前記表示原動画業データ 込行程において前記放電セルを前記発光セルの一方に設定 する放電を生起させる第1の画業データバルスを前記列 電極に印加し、その直後に存在する前記分別表示期間で の前記画業データ書込行程とおいて前距割、回職業データバルスと同一の第2の画業データバルスと前記列電低 に印加することを特徴とする語求項1記載のプラズマディスアレイパネルの駆動方法。

【請求項18】 前記単位表示期間における最後尾の前 記分割表示期間においてのみで全ての前記放電セルを非 発光セルの状態にする消去行程を設けたことを特徴とす る請求項16又は17記載のアラズマディスアレイバネ ルの原動方法。

【請求項19】 前記リセット行程では全ての前記放電 セルを前記発光セルの状態に初期化し。

前記画素データ書込行程では前記表示駆動画素データに 応じて前記放電セルを選択的に消去放電せしめることに より前記放電セルを前記非発光セルに設定することを特 徽とする請求項1、16、17のいずれか1に記載のプラズマディスプレイバネルの駆動方法。

【請求項20】 前記リセット行程では全ての前記放電 セルを前記非発光セルの状態に初期化し、

前記画業データ書込行程では前記表示原動画業データに 応じて前記放電セルを漏貨的に書込放電せしめることに より前記放電セルを前記発光セルに設定することを特徴 とする請求項1、16、17のいずれか1に記載のアラ ズマディスプレイパネルの駆動方法。

【請求項21】 前記単位表示期間の先別から連続した n個 (n は o ~ N) の前記分割表示期間が多での前記分 光維持行程においてのみで前記完光セルを表せしめる ことによりN + 1 路測即動を行うことを特徴とする請求 項1 X は 1 9 に記載のアラズマディスアレイバネルの駆

【請求項22】 前記単位表示期間の機後尾から達続した n個 (nは0~N) の前記分割表示期間各々での前記 発光維持行限においてのみで前記発光セルを発光せしめることによりN+1 階調照動を行うことを特徴とする請求項1スは20記載のプラズマディスプレイバネルの配軸おき

【請求項23】 前記単位表示期間内に記列された前記 分割表示期間各々の内。低頻度発光を担う分割表示期間 の数が高頻度発光を担う分割表示期間の数よりも多いこ とを特徴とする請求項21Xは22記載のアラズマディ スプレイパネルの駆動方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、マトリクス表示方 式のプラズマディスプレイパネル(以下、PDPと称す る)の駆動方法に関する。

[0002]

【従来の技術】かかるマトリクス表示方式のPDPの一つとしてAC(交流放電)型のPDPが知られている。 AC型のPDPは、複数の列電板「アドレス電筋」と これら列電板と直交して配列されておりかつ一対にて1 走査ラインを形成する複数の杆電板対とを備えている。 たれら将て電板対及び列電板は、放電空間は分して誘電 体層で被覆されており、行電板対と列電板との交点にて 1 画際に対応した放電セルが形成される構造となっている。

【0003】この際、PDPは被電現象を利用している 為、上記策電セルは、「発光"及び"非発光"の2つの状態 しかもたない、そこで、かかるPDPにより中間調の頻 度表示を実現させる為にサブフィールド法を用いる。サ ブフィールド法では、1フィールドの表示期間をN個の サブフィールドに分割し、各ゲフィールド時に、両素 データ(Nビット)の各ビット桁の重み付けに対応した期 間長を有する発光期間を大々割り当てて発光駆動を行 う。 【0004】例えば、図1に示されるように1フィール ド期間を6個のサブフィールドSF1~SF6に分割し た場合には、

SF1:1

SF2:2

SF3:4

SF4:8

SF5:16

SF6:32 なる発光期間比にて発光駆動を実施する。

【0005】ここで、放電セルを輝度"32"で発光させる場合には、図1に示されるが如く、サブフィールドSF1~SF6の内のSF6のみで発光を実施させる。

又、輝度"31"で発光させる場合には、サブフィールド SF6を除く他のサブフィールドSF1〜SF5におい て発光を実施させるのである。これにより、64段階で の中間調の輝度表現が可能となる。

【0006】図1のシーケンスから明らかなように階類 数を増加するためにはサプフィールド数を増やせばよ い。しかしながら、1つのサプフィールド内では、発光 セルを選択するための画素データ書込み行程が必要とな るため、サブフィールド数の増加に伴い、1フィール 内において実施すべき画素データ書込み行程の回数も増 える。これにより、1フィールド期間内で発光期間(発 光維持行程の長さ)に刺り当てられる時間が相対的に短 くなり、複数の板下を招いてしまう。

【0007】従って、PDPによる映像表示を実現する ためには、映像信号自体に何らかの多階測化処理を行う 必要がある。多階調化の手法としては、例えば試差拡散 処理が知られている。誤差拡散処理は、ある画素(放電 セル)に対応した画素データと所定関値との誤差を周辺 画素に対応した画素データに加算することで、擬似的に 階調数を増やす方法である。

【0008】しかしながら、元の階割数が少ないと誤差 拡散のバターンが目立つようになり、S/Nが劣化する という問題があった。

[0009]

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、表示品質を向上 させつのも解調表現力を向上させることができるプラズ マディスプレイバネルの駆動方法を提供することを目的 トする。

[0010]

【課題を解決するための手段】本発明によるアラズマディスアレイパネルの駆動方法は、走査ライン毎に配列された複数の河電板と動言記で継に交叉して信別された複数の列電低との各交点にて1両素に対応した放電セルを形成しているアラズマディスアレイパネルの駆動方法であって、単位表示期間を外間の分割表示期間に分割し、前記分割表示期間の各々にさいて、入力映像信号に多階

調化処理を施して得たNビットの表示駆動画素データに 応じて前記放電セルの各々を非発光セル又は発光セルの 一方に設定する画素データ書込行程と、前記発光セルの みを前記分割表示期間各々の重み付けに対応した発光回 数だけ発光させる発光維持行程とを実行する発光駆動シ ーケンスを有し、前記発光駆動シーケンスは、前記N個 の前記分割表示期間各々の前記維持発光行程での前記発 光回数の比が互いに異なる第1及び第2発光駆動シーケ ンス各々を前記単位表示期間毎に交互に切り換えて実行 する第1駆動パターンと、前記N個の前記分割表示期間 各々の前記維持発光行程での前記発光回数の比が互いに 異なる第3及び第4発光駆動シーケンス各々を前記単位 表示期間毎に交互に切り換えて実行する第2駆動パター ンとからなり、前記入力映像信号の種別に応じて前記第 1 駆動パターン及び前記第2駆動パターンを択一的に実 行する。

[0011]

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図2は、本条明による駆動方法に基づ いてプラズマディスプレイオルを発光照動するプラズ マディスプレイ装置は、指作装置1、服動制御回 路2、入力セレクタ3、A/D変換器4、データ変換 路2、入力セレクタ3、A/D変換器4、データ変換 路30、メモリ5、アドレンドライバ6、第1サスティ ンドライバ7及び第2サスティンドライバ8からなる駆 動都と、プラズマディスプレイパネルとしてのPDP1 0と、から構成される。

(10012]商、このアラズマディスアレイ装置は、N TSC方式の加きテレビジョン信号の他に、バーソナル コンピュータからの映像信号であるPC映像信号やも対 応したものであり、これら方式の異なる映像信号を本を 人力する参の専用の人力端子(超示せぬ)を側別に備えて いる。図立において、提中装置は、使用事だよって入 力指定された映像信号に対応した人力映像指定信号。 を生成し、これを駆動制御回路 2、入力セレクタ 3 及び データ変換回路 3 のの各々に供給する。例えば、操作装 置1は、使用者がその表示対象とすべき映像信号として 上記PC映像信号を指定した場合には論理レベル"の"、 カラーテレビジョン信号以下、TV信号と称する)を指 定した場合には論理レベル"1"の入力映像指定信号S。 を生成する

【0013】入力セレクタ3は、上記入力網干を介して 供給されたPC映像信号、及びTV信号各々の内から、 上記入力映像信号号いた応じた方を択一的に選択 し、これを入力映像信号として本/D実換器4に供給す 。 尚、PC映像信号、及びTV信号の各々は予めガン マ補正処理が能されたものである。本/D支換器4は、 上記入力セレクタ3から供給された入力映像信号を駆動 制御回路2から供給されたクロック信号に応じてサンア リングしてこれを各画業料の例えば8ビットの画業デー タDに変換する。すなわち、A/D変換器4は、入力セ レクタ3から供給されたアナログの入力映像信号を、2 56階調にて頻度を表現し得る8ビットの画素データに 変貌するのである。

【0014】データ変換回路30は、かかる8ビットの 画条データDに対して、解検調整、多階濃化処理各々を 施して得たデータを、PDP10の各画素を実際に発光 駆動させる為の表示駆動画素データGDに変換してメモ リ 5に供給する。図3は、かかるデータ変換回路30の 内部構成を示す図である。図3に示されるように、デー 夕変換回路30は、ABL(自動輝度制即)回路31、第 1 データ変換回路32、参階調化処理回路33及び第2 データ変換回路32、参階調化処理回路33及び第2 データ変換回路32、金階調化処理回路33及び第2 データ変換回路32、金階調化処理回路33及び第2

【0015】ABL回路31は、PDP10の画面上に 表示される画像の平均環度が適切な環度範囲内に収まる ように、A/D変換器4かか順次供給されてる各画素 毎の画素データDに対して頻度レベルの調整を行い、こ の整得られた環度調整画素データDgiを第1データ変換 回路32に供給する。図4は、かかるABL回路31の 内部構成を示す図である。

【0016】図4において、レベル調整回路310は、 後述する平均額度検出回路311にて求められた平均額 度に応じて画素データDのレベルを調整して得られた輝 度調整画素データD_{BL}を出力する。データ変換回路 3 1 2は、かかる輝度調整画素データDs: を図5に示される が如き非線形特性からなる逆ガンマ特性(Y=X2-2) に変 換したものを逆ガンマ変換画素データDrとして平均輝 度レベル検出回路311に供給する。すなわち、輝度調 整画素データDgLに逆ガンマ補正処理を施すことによ り、ガンマ補正の解除された元の映像信号に対応した画 素データ(逆ガンマ変換画素データDr)を復元するの である。平均輝度検出回路311は、先ず、かかる逆ガ ンマ変換画素データDァの平均輝度を求める。ここで、 平均輝度検出回路311は、かかる平均輝度が、最高輝 度~最低輝度なる範囲を4段階に分類した輝度モード1 ~4の内のいずれに該当するのかを判別し、この該当す る確度モードを示す確度モード信号LCを駆動制御回路 2に供給しつつ、上述した如く求めた平均輝度を上記レ ベル調整回路310に供給する。つまり、レベル調整回 路310は、かかる平均輝度に応じて画素データDのレ ベルを調整したものを上記輝度調整画素データDatとし て上記データ変換回路312、及び次段の第1データ変 換回路32に供給するのである。

【0017】図6は、かかる第1データ変換側路32の 内部構成を示す図である。図6において、データ変換回 8321は、上記嫌度測整面素データD₁₆を207(A)に 示されるが如き変換特性に基づいて"0"~"192"まで の8ビットの変換画素データA,に変換してこれをセレ クタ32に供給する。データ変換回路323は、上記 輝度測整面素データD₁₆を図7(B)に示されるが如き変

操特件に基づいて"0"~"192"までの8ビットの変換 画素データB₁に変換してこれをセレクタ322に供給 する。セレクタ322は、これら変換画素データA,及 びB₁の内から、変換特性選択信号の論理レベルに応じ た方を択一的に選択し、これをセレクタ324に供給す る。尚、上記変換特性選択信号は、上記駆動制御回路2 から供給されるもので、入力映像信号の垂直同期タイミ ングに応じて論理レベル"1"から"0"、又は"0"から" 1"ヘと推移する信号である。データ変換回路325 は、上記輝度調整画素データDu を図8(A)に示される が如き変換特性に基づいて"0"~"384"までの9ビッ トの変換画素データA。に変換してこれをセレクタ32 6に供給する。データ変換回路327は、上記輝度調整 画素データDgLを図8(B)に示されるが如き変換特性に 基づいて"0"~"384"までの9ビットの変換画素デー タB。に変換してこれをセレクタ326に供給する。セ レクタ326は、これら変換画素データA。及びB。の内 から、上記変換特性選択信号の論理レベルに応じた方を 択一的に選択し、これをセレクタ324に供給する。セ レクタ324は、セレクタ322から供給された変換画 素データA1(又はB1)、及びセレクタ326から供給さ れた変換画素データA2(又はB2)の内から、入力映像指 定信号S。の論理レベルに応じた方を択一的に選択し、 これを第1変換画素データD₁として次段の多階調化処 理回路33に供給する。

【0018】図6に示される構成により、第1データ変 換回路32は、操作装置1においてTV信号が入力指定 された場合には、図7に示される変換特性に基づい て、"0"~"255"なる8ビットの輝度調整画素データ Dg を"0"~"192"なる8ビットの第1変換画素デー タD_Hに変換して多階調化処理回路33に供給する。-方、PC映像信号が入力指定された場合には、図8に示 される変換特性に基づいて、"0"~"255"なる8ビッ トの輝度調整画素データDg を"0"~"384"なる9ビ ットの第1変換画素データD。に変換して多階調化処理 回路33に供給するのである。尚、図7(A)及び図8 (A) は奇数フィールド(奇数フレーム)の表示。図7(B) 及び図8(B)は偶数フィールド(偶数フレーム)の表示時 に用いられる変換特性である。すなわち、第1データ変 換回路32は、TV信号が入力指定された場合には、そ の変換時に用いる変換特性を各フィールド(フレーム)毎 に図7(A)及び図7(B)の如く切り換え、PC映像信号 が入力指定された場合には、各フィールド毎に図8(A) 及び図8(B)の如くその変換特性を切り換えるのであ

【0019】このように、後述する多階調化処理回路3 3の前段に第1データ変換回路32を設けて、表示器割 数、多階調化による圧縮ビット数に合わせたデータ変換 を施すことにより、多階調化処理による解旋能和及び表 示階調がビット境界にない場合に生じる表示特性の平坦 部の発生(すなわち、階調歪みの発生)を防止する。図 9は、多階調化処理回路33の内部構成を示す図であ る。

【0020】図9に示されるが如く、多階調化処理回路 33は、誤差拡散処理回路330及びディザ処理回路3 50から構成される。先ず、誤差拡散処理回路330に おけるデータ分離回路331は、上記第1データ変換回 路32から供給された8又は9ビットの第1変換画素デ ータD₀中の上位6ビット分を表示データ、下位2又は 3ビット分を誤差データとして夫々分離する。加算器3 32は、かかる誤差データとしての第1変換画素データ D:中の下位2又は3ビット分と、遅延回路334から の遅延出力と、係数乗算器335の乗算出力とを加算し て得た加算値を遅延回路336に供給する。遅延回路3 36は、加度器332から供給された加度値を、画素デ ータのクロック周期と同一の時間を有する遅延時間Dだ け遅らせ、これを遅延加算信号AD」として上記係数乗 算器335及び遅延回路337に夫々供給する。係数乗 算器335は、上記遅延加算信号AD1に所定係数値K1 (例えば、"7/16")を乗算して得られた乗算結果を上記加 算器332に供給する。遅延回路337は、上記遅延加 賃信号AD,を更に(1水平走査期間-上記遅延時間D× 4)なる時間だけ遅延させたものを遅延加算信号AD。 として遅延回路338に供給する。遅延回路338は、 かかる遅延加算信号AD。を更に上記遅延時間Dだけ遅 延させたものを遅延加算信号AD。として係数乗算器3 39に供給する。又、遅延回路338は、かかる遅延加 算信号AD。を更に上記遅延時間D×2なる時間分だけ 遅延させたものを遅延加算信号AD。として係数乗算器 340に供給する。更に、遅延回路338は、かかる遅 延加算信号AD2を上記遅延時間D×3なる時間分だけ

遅延させたものを遅延加算信号ADsとして係数乗算器 341に供給する。係数乗算器339は、上記遅延加算 信号AD。に所定係数値K。(例えば、"3/16")を乗算して 得られた乗算結果を加算器342に供給する。係数乗算 器340は、上記遅延加算信号AD。に所定係数値K (例えば、"5/16")を乗算して得られた乗算結果を加算 器342に供給する。係数乗算器341は、上記遅延加 算信号AD。に所定係数値K。(例えば、"1/16")を乗算し て得られた乗算結果を加算器342に供給する。加算器 342は、上記係数乗算器339、340及び341各 々から供給された乗算結果を加算して得られた加算信号 を上記遅延回路334に供給する。遅延回路334は、 かかる加算信号を上記遅延時間Dなる時間分がけ遅延さ せて上記加算器332に供給する。加算器332は、 E. 記測差データ(第1変換画素データD。中の下位2又は3 ビット)と、遅延回路334からの遅延出力と、係数乗 算器335の乗算出力とを加算し、この際、桁上げがな い場合には論理レベル"0"、桁上げがある場合には論理 レベル"1"のキャリアウト信号Caを発生して加算器33 3に供給する。加算器333は、上記表示データ(第1 変換画素データD_F中の上位6ビット分)に、上記キャリ アウト信号C。を加算したものを6ビットの調差拡散処 理画素データEDとして出力する。

【0021】以下に、かかる構成からなる誤差拡散処理 回路330の動作こいて記明する。例えば、図10に ぶされるが動きPDP10の重素(G),はいだなした誤 差拡散処理画素データEDを求める場合、先ず、かかる 画素G(j,k)の左標の画素G(j,k-l)、左幹か上の画素G (j-l,k-l)、真上の画素G(j-l,k)、及び右斜か上の画素 G(j-l,k-l)、各に右斜か上の画素

画素G (j.k-1)に対応した誤差データ: 遅延加算信号AD₁ 画素G (j-1.k+1)に対応した誤差データ: 遅延加算信号AD₃ 画素G (j-1.k)に対応した誤差データ: 遅延加算信号AD₄ 画素G (j-1.k-1)に対応した誤差データ: 遅延加算信号AD₈

各々に対して、上述した如き所定の係数値に、へよ。をも で重み付け加算を実施する。次に、この加算結果に、 第1変換編素データD。中の下位2又は3ゼット分、す なわち繭素のG1,8に対応した就差データを加算し、こ の器得もんたしビット分のキリアウトに号で。を第1 変換画素データD。中の上位6ビット分、すなわち画素 G(J,8)に対応した表示データに加重したものを説差拡 散処理画素データEDとする。

【0022】 すなわち、 議差旅散処理回路 330は、第 1変換画素データD₂中の上位6日ット分を表示デー タ、残りの下位とサーを選条データとして捉え、周辺画 業 {G(j,k-1)、G(j-1,k+1)、G(j-1,k)、G(j-1,k-1)} 各なでの源差データを重み付け加速したものを、上 記表示データに反映させるようにしている。かかる動作 により、版画業 {G(j,k)} における下位だットに対応 した輝度成分が上記周辺両深によって撥似的に表現され、それ故に8ビットよりも少ないビット景、すなわちらビットの表示データにて、上記8ビットトの両条データと同等の輝度階測表現が可能になるのである。
[0023]高、この意法単説の係数値が各両家に対して一定に加度されていると、該法版が79ーンによるノイズが複號的に確認される場合があり面質を担なってしてある。そこで、後述するディが得象が協立日限に4つの画条券をに割り当てるで、表述と放りの係次。「人にを1フィールド(フレーム)毎に変更するようにしても良

【0024】ディザ処理回路350は、かかる誤差拡散 処理回路350から供給された誤差拡散処理画素データ EDにディザ処理を施すことにより、6ビットの誤差拡 散処理画素データEDと同等を輝度跨測レベルを維持し つつもピット数を更に4ビットに減らした多層割化処理 画素データD。を生成する。尚、かかるディザ処理で は、附後する複数個の画素にり1つの中間表示レベル を表現するものである。例えば、8ビットの画素データ の内の上位らビットの画素データを用いて8ビット相当 の階副表示を行う場合。左右、上下に互いに開發する4 つの画素と1組とし、この1組の各画素に対応した画素 データを化こ。互いに異なる数値からなるへのディ ザ係数 a~dを夫々割り当てて加算する。かかるディザ 処理によれば、4 画素で4つの異なる中間表示レベルの 利み合わせが発生することになる。よって、例え画素デ ータのピット数が6ビットであっても、表現出来る輝峻 示が可能となるのである。

【0025】しかしながら、ディザ係教 へっぱな ディ ボバターンが各画素に対して一定に加算されていると、 このディザバターンによるノイズが複葉的に確認される 場合があり画質を損なってしまう。そこで、ディザ処理 回路350においては、4つの画素各々に割り当てるべき き上記ア・ザ係数 a~dを1フィールド毎に変更するようによいいる。

【0026]図11は、かかるディザ処理回路350の 内部構成を示す図である。図11において、ディザ係数 発生回路352は、互いに際接する4つの需率等に4つ のディザ係数 a、b、c。dを発生してこれらを順次加 算器351に供給する。尚、ディザ係数先中回路352 は、上記入力映陽指定信号。によって示される人力指 定映像信号に応じて、発生すべきディザ係数a~dの値 を異ならせている。

【0027】すなわち、入力映像指定信号Syにて入力 指定された映像信号がTV信号である場合には、図12 に示されるが如く、

ディザ係数a:0

ディザ係数b:1

ディザ係数c:2

ディザ係数d:3

なる各々2ビットからなるディザ係数a~dを発生する 一方、入力指定された映像信号がPC映像信号である場合には、図12に示されるが如く。

ディザ係数a:0(又は1) ディザ係数b:2(又は3)

ティザ係数b:2(Xは3)

ディザ係数c:4(又は5) ディザ係数d:6(又は7)

なる各々3ビットからなるディザ係数a~dを発生す

【0028】これらディザ係数ね〜d各々は、例えば、 図13に示されるように、第3行に対応した画素の(j, 以及び画素の(j,k+1)、第(j+1)行に対応した画素の (j+1,k)及び画素の(j+1,k+1)なる互いに開接した4つの 画素各々に割り当てられる。ディザ係数発生回路352 は、これら4つの画素各々に割り当てるべき上記ディザ 係数 $a\sim$ dを図13に示されるように1フィールド毎に 変更して行く。

【0029】すなわち、ディザ係数発生回路352は、

最初の第1フィールドにおいては、

画素G(j,k) : ディザ係数 a

画素G(j,k+1) : ディザ係数b 画素G(j+1,k) : ディザ係数c

画素G(j+1,k/): ディザ係数d

■系G(J+1,K+1): ディザ除奴□ 次の第2フィールドにおいては、

画素G(j,k) : ディザ係数b画素G(j,k+1) : ディザ係数a

画素G(j,k+1) : ディザ係数a 画素G(i+1.k) : ディザ係数d

画素G(j+1,k+1):ディザ係数 c

次の第3フィールドにおいては、

画素G(j,k) : ディザ係数d 画素G(j,k+1) : ディザ係数c

画素G(j+1,k) : ディザ係数b

画素G(j+1,k+1):ディザ係数a

そして、第4フィールドにおいては、

画素G(j,k) : ディザ係数 c 画素G(j,k+1) : ディザ係数 d

画素G(j,k+1) : ディザ係数d 画素G(j+1.k) : ディザ係数a

画素G(J+1,k) : アイザ係数a 画素G(J+1,k+1): ディザ係数b

【0030] 例えば、図17に示される第1フィールドにおいては、画業の(しかに対応した該差地放処理画業 データED+ディザ係数 a 画業の(しかいに対応した該差地放処理画業 がりたいたびをした。該差地放処理画業データED+ディザ係数 b 画業の(しかいと対応した該差地放処理画業 データED+ディザ係数 c 画家の(けいまけに対応した該差地放処理画業 データED+ディザ係数 dの各々をディザ川算画業データとして上位ビット抽出回路 35 3に収水供給して行くのである。上位ビット抽出回路 35 3は、かかるディザ加算商業データの上位とせいトかまでを抽出し、これを参騰和作画業データの上位と出力する。

【0031】以上の如く、図9に示されるディザ処理回路350は、4つの画素各々に割り当てるべき上記ディ

ザ係数 a〜dを1フィールド毎に変更して行くことによ り、ディギバターンによる視覚的ノイズを低減させつつ も視覚的に多階調化した4ビットの多階調化画素データ D₆を求め、これを第2データ変換回路34に供給する のである。

【0032】第2データ変換回路34は、かかる4ビットの多階割化画素データD。を図14にごれるが如き変換テーブルに従って第1~第12ビットからなる表示 駆動画素データGDに変換する。尚、これら第1~第12ビットの各々は、後述するサブフィルドSF1~SF12各には防むしたものである。以上の加く、ABL回路31、第1データ変換回路32、多階調化処理回路33及び第2データ変換回路31からなデータ変換回路31からなデータ変換回路31次に、Sビットで256階測を表現し得る面数30によば、Sビットで256階測を表現し得る面数30によば、Sビットで256階測を表現し得る面数30によば、Sビットで256階測を表現し得る面

素データDは、図14に示されるが如き、全部で13パ ターンからなる12ビットの表示駆動画素データGDに 変換されるのである。

【0033】図2のメモリ5は、原動制即回路2から供給されてくる書送信号に従って上記表示態動商業データ GDを順次意き込んで記憶する。かかる書送動作により、1 画面(n 行、m 列)分の表示原動画素データの11-1-8の書き込みが終了すると、メモリ5は、原動制即画路2から供給されてくる記憶号に応じて、表示即動画素データGD11-1-8を目でいた信息は流み出し、アドレスドライバらに供給する。するから、メモリ5は、各々が12ピットからなる1画面分の解表示影動画業データGD11-1-8を8ビット桁毎に、の解表示影動画素データGD11-1-8を8ビット桁毎に、

```
DB1_{11-na}: 表示駆動画素データCB_{11-na}の第 1 \forall \nu \land E

DB2_{11-na}: 表示駆動画素データCB_{11-na}の第 2 \forall \nu \land E

DB3_{11-na}: 表示駆動画素データCB_{11-na}の第 3 \forall \nu \land E

DB4_{11-na}: 表示駆動画素データCB_{11-na}の第 4 \forall \nu \land E

DB5_{11-na}: 表示駆動画素データCB_{11-na}の第 6 \forall \nu \land E

DB7_{11-na}: 表示駆動画素データCB_{11-na}の第 6 \forall \nu \land E

DB7_{11-na}: 表示駆動画素データCB_{11-na}の第 8 \forall \nu \land E

DB8_{11-na}: 表示駆動画素データCB_{11-na}の第 8 \forall \nu \land E

DB1_{11-na}: 表示駆動画素データCB_{11-na}の第 DB1_{11-na}

DB1_{11-na}: 表示駆動画素データDB1_{11-na}
```

の如く12分割した表示駆動画素データビットDB1 11-na~DB1211-naとして捉え、これらDB

111-na、DB 2_{11-na}、…、DB 1 2_{11-na} 各々を、 駆動制御回路 2から供給された説出信号に従って 1 行分 毎に順次読み出してアドレスドライバ6 に供給するので ある。

【0034】駆動制期回路2は、上記入力験機信号中の 水平及び垂直同期信号に同期して、上記入一度換器 に対するクロック信号、及びメモリ5に対する者込・読 出信号を発生する。更に、駆動制師回路2は、かかる水 平及び乗直間期信号に問期して、アドレスドライバ6、 第1 サスティンドライバ76次第2 サスティンドライバ 8名々を駆動制師すべき各種タイミング信号を発生す

【0035】 アドレスドライバ6は、駆動制御回路 2から供給されたタイミング信号に応じて、かかるメモリ5から読み出された。1行かの表示駆動画素データビットD B各々の論理レベルに対応した電圧を有する m側の画素 データバルスを発生し、これらをPDP10の別電極D しての上記列電極D: ~D。た、これら列電極と直交して配列されている行電極X, ~X、及び行電極Y, ~Y。を備またいな子で電板Yの一様にで1行がに対した行電極を及び存電板Yの一様にで1行分に対応した行電極を必要している。

DB12₁₁₋₃₁: 表示駆動画来データGD₁₁₋₃₁。の第12ビット目 素子・クビットDB1 すなわち、PDP10における第1行目の行電極対は行電極X ここれらDB 端板X、及びY」であり、第10行目の行電極対は行電極X 改びY」であり、第10行電極対及が列電極は放電空間に 対して誘電体帯で被覆されており、各行電極材と列電極 との交にで画素に対応した放電セルが形成される構造 となっている。

> 【0036】第1サスティンドライバア及び第2サスティンドライバ8各々は、駆動制制回路2から供給された タイミング信号に応じて、以下に説明するか知き各種駆動が小スを発生し、これらをPDP10の行電艦X1~ X1。及びY1-Y1。に印加する。図15は、上記アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10の列電極D1~D。、行電艦X1~X、及びY1~Y2。に印加する各種順動パルスの印加タイミングの一個を示す項である。

> 【0037】高、図15に示される一例においては、1 フィールドの表示期間を12個のサブフィールドSF11 〜SF12に分割してPDP10に対する階部卵動を行うものである。この際、各サプフィールド内では、PD P10の各放電セルに対して画票データの書き込みを行って、予光セルン及び半発光セルへの設定を行う商業データ書及石程Wとと、上記。発光セルへのみを各サプフィールドの事な分析を対応した期間(回殺)だけ発光維持させる発光維持行程1cとを実施する。ただし、先頭のサブ

フィールドSF1においてのみで、PDP10の全放電 セルを初期化せしめる一斉リセット行程Rcを実行し、 最後尾のサブフィールドSF12のみで消去行程Eを実 行せる。

【0038】先ず、上記一斉リセット行程Rcでは、第 1サスティンドライバア及び第2サスティンドライバ 各々が、PDP10の行電像、一次及びド、一次3を4 に対して図15に示されるが如きリセットパルスRP。 及びRP」を同時に印加する。これらリセットパルスRP。 及びRP」を同時に印加する。これらリセットパルスR 電セルがリセット放電して、各放電セル内には一様に所 定の監電台が形成される。これにより、全放電セルは一 見、上記で発生ルでは設定される。

【0039】次に、画素データ書込行程Wcでは、アド レスドライバ6が、上記メモリ5から供給された表示駅 動画素データビットDBの論理レベルに対応した電圧を 有する画素データパルスを生成し、これを1行分毎に順 次列電極D...に印加して行く。すなわち、先ず、サブ フィールドSF1の画素データ書込行程Wcでは、上記 表示駆動画素データビットDB1:1---。の内から第1行 目に対応した分、つまりDB111-1aを抽出し、これら DB111-10各々の論理レベルに対応したm個分の画素 データパルスからなる画素データパルス群DP1」を生 成して列電極D1-gに印加する。次に、かかる表示駆動 画素データビットDB111-ngの内の第2行目に対応し た分であるDB121-20を抽出し、これらDB121-20各 々の論理レベルに対応したm個分の画素データパルスか らなる画素データパルス群DP12を生成して列電極D 1-。に印加する。以下、同様にして、サブフィールドS F1の画素データ書込行程Wc内では、1行分毎の画素 データパルス群DP1。~DP1。を順次列電極D1-aに 印加して行く。引き続き、サブフィールドSF2の画素 データ書込行程Wc内では、先ず、上記表示駆動画素デ ータビットDB211-10の内から第1行目に対応した 分、つまりDB211-10を抽出し、これらDB211-10各 々の論理レベルに対応したm個分の画素データバルスか らなる画素データパルス群DP2,を生成して列電極D 1-0に印加する。次に、かかる表示駆動画素データビッ トDB211---の内の第2行目に対応した分であるDB 2, ..., を抽出し、これらDB2, ..., 各々の論理レベル に対応したm個分の画素データバルスからなる画素デー タパルス群DP2。を生成して列電極D₁-。に印加する。 以下、同様にして、サブフィールドSF2の画素データ 書込行程Wc内では、1行分毎の画素データパルス群D P2。~DP2。を順次列電優D₁₋。に印加して行く。以 下、サブフィールドSF3~SF12各々での画素デー 夕書込行程Wcにおいても同様に、アドレスドライバ6 は、表示駆動画素データビットDB3_{11-na}~DB12 11-no各々に基づいて生成した画素データパルス群DP 31-, ~DP121-, 各々をサブフィールドSF3~SF 12各々に割り当て、これらを列電極D:。に印加して 行くのである。尚、アドレスドライバ6は、表示慰動画 素データビットDBの論理レベルが「1"である場合には 高電圧の画業データバルスを生成し、"0"である場合に は低電圧(ロボルト)の画業データバルスを生成するもの とする。

【0040】更に、画素データ書込行程Wcでは、第2 サスティンドライバ8が、上述した如き画素データパル ス群DPの各印加タイミングと同一タイミングにて、図 15に示されるが如き負極性の走査パルスSPを発生 し、これを行電極Y,~Y。へと順次印加して行く。この 際、走査パルスSPが印加された"行"と、高電圧の画素 データパルスが印加された"列"との交差部の放電セルに のみ放電(選択消去放電)が生じ、その放電セル内に残 存していた壁電荷が選択的に消去される。すなわち、表 示駆動画素データGDにおける第1ビット〜第12ビッ ト各々が、サブフィールドSF1~SF12各々での画 素データ書込行程Wcにおいて選択消去放電を生起させ るか否かを決定しているのである。かかる選択消去放電 により 上記一斉リセット行程Rcにて"発光セル"の状 態に初期化された故電セルは、"非発光セル"に推移す る。一方、低電圧の画素データパルスが印加された"列" に形成されている放電セルには放電が生起されず、現状 が保持される。つまり、"非発光セル"の放電セルは"非 発光セル"のまま、"発光セル"の放電セルは"発光セル" の状態をそのまま維持するのである。このように、各サ ブフィールド毎の画素データ書込行程Wcにより、その 直後の発光維持行程 I c にて維持放電が生起される"発 光セル"と、維持放電が生起されない"非発光セル"とが 設定される。

(0041)次に、各サプフィールドの発光維持行程 I では、第1サスティンドライバ7及び第2サスティンドライバ7及び第2サスティンドライバ8各々が、行電優次、ペス。及びY1~Y。に対して図15に示きれるように交互に正極性の維持がルス I P。及び1 P。を印加する。ここで、発光維持行程 I cにおいて印加される維持がルス I P の回数は、各サプフィールド毎にその重み付けに応じて設定されており、更に、図2に示されるデーク変換回路 3 0 から供給された嫌嫌底上ド信号して、及び上記入力セレクタ 3 において カ映像信号の種別に応じて 異なる。

【0042】図16は、入力映像信号としてTV信号が 選択された場合にサブフィールドSF1~SF128々 の発光維持行程1 cにおいて印加する維持パルス1Pの 回数を示す図である。尚、図16(A)は奇数フィールド (南数フレーム)の表示時、図16(B)は偶数フィールド (偶数フレーム)の表示時において印加する維持パルス1 Pの回数を、類後モード信号してに応じた各モード毎に 未々示すものである。

【0043】一方、図17は、入力映像信号としてPC

映像信号が選択された場合にサフフィールドSF1~S F12名々の発光維持行程1 において印加すべき維持 パルス I Pの脚を示す団である。尚、図 I 7 (の)は奇 数フィールド(商数フレーム)の表示時、図 1 7 (B)は属 数フィールド(偶数フレーム)の表示時において印加する 維持パルス I Pの回数を、輝度モード信号して応じた 各モード届にた々示すものである。

【0044】例えば、聖勲制御回路2は、入力映像信号 としてTV信号を指定する入力映像指定信号等。、及作 解度モード1を元寸解実生・T信号してのみ、が低 れた場合には、図18に示されるが如き発光駆動シーケ ンスに使った動作を実施させるべき各種タイミング信号 をアドレスドライバ6、第1サスティンドライバ7及び 第2サスティンドライバ6条々に供給する。

【0045】高、図18(A)はá数フィールド(á数フレー人)の表示。図18(B)は偶数フィールド(儀数フレー人)の表示時において実施する発光便動シーケンスを夫々示している。つまり、入力指定された映像信号が下V信号であり、かつ輝度モード1である場合。各サブフィールドSF1~SF12各々の発光維持行程1cで印加する維持ケルス1Pの回致比は、奇数フィールド(á)数フレー人)の表示時には、図18(A)に示されるが知

```
<.
SF1:2
SF2 : 2
SF3:6
SF4:8
SF5:11
SF6:17
SF7:22
SF8:28
SE9 - 35
SF10:43
SF11:51
SF12:30
となり、偶数フィールド(偶数フレーム)の表示時には、
図18(B)に示されるが如く.
SF1:1
SF2:2
SF3:4
SF4:6
SF5:10
SF6:14
SF7:19
SF8:25
SF9:31
SF10:39
SF11:47
SF12:57
```

となる。

【0046】一方、入力映像信号としてPC映像信号を 指定する入力映像指定信号5。、及び輝度モード1を示 芽類度モード信号しこの各でが供給された場合。 駆動制 即回路2は、図19に示されるが如き発光駆動シーケン スに従った動作を実施させるべき各種タイミング信号を アドレスドライバ6、第1サスティンドライバ7及び第 2サスティンドライバ8春に供給する。

【0047】商、図19(A)は奇数フィールド(奇数フレーム)の表示。図19(B)は偶数フィールド(偶数アレーム)の表示時において実施する光光彫動シーケンスを夫々示している。つまり、入力映像信号がPC映像信号であり、かつ輝度モード1である場合、各サブフィールドSF1-SF12各々の発光維持が程1でつかする維持/パス1Pの回数比は、奇数フィールド(奇数フレーム)の表示時には、図19(A)に示されるが如く、

```
SF1:1
SF2:2
SF3:4
SF4:7
SF5:11
SF6:14
SF7:20
SF8:25
SF9:33
SF10:40
SF11:48
SF12: 50
となり、偶数フィールド(偶数フレーム)の表示時には、
図19(B)に示されるが如く.
SF1 · 1
SF2:2
SF3 · 4
SF4 : 6
SF5:10
SF6:14
SF7:19
SF8:25
SF9:31
SF10:39
SF11:47
SF12:57
となる.
【0048】この際、上記サブフィールドSF1~SF
12条々で印加される維持バルス I Pの回数比は、非線
形(すなわち、逆ガンマ比率、Y=X2,2)であり、3
れにより入力映像信号に予め施されている非線形特性
(ガンマ特性)を補正するようにしている。尚、上記サ
ブフィールドSF1~SF12各々の内、低輝度発光を
担うサブフィールドの数を 高輝度発光を担うサブフィ
```

ールドの数上りも多くしてある。 つまり 維持パルス T

Pの印加回数が25回以下となる比較的低輝度発光を担 うサブフィールドの数はSF1〜SF8までの8個であ り、高輝度発光を担うサブフィールドSF9〜SF12 の個数よりも多い。

【0049】そして、最後尾のサブフィールドSF12のみで消去行程Eと実行する。かかる消去行程Eにおいては、アドレスドライバらが、図15に示されるがぬき 正極性の消去パルスAPを発生してこれを列電権D1。に印加する。更に、第2サスティンドライバ8は、かか高消去がルスAPの印加タイシッグと同時に図15に示されるが如き負極性の消去パルスEPを発生してこれを行電艦Y1~Y、各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP10における全数電セル内において消去放電が生息され、全ての軟電セル所にはいて消去放電が生息され、全ての軟電セルがで発光せんでなるのである。すなわち、かかる消去放電により、PDP10における全ての軟電セルがで非発光セルでなるのである。

【0050】ここで、図18又は図19に示される各サ ブフィールド内において、画素データ書込行程Wcで" 発光セル"に設定された放電セルのみが、その直後に実 施される発光維持行程 Lcにおいて、上述した如き回数 比に従った回数だけ維持故電を繰り返してその発光状態 を維持する。この際、各放電セルが各サブフィールド毎 に、"発光セル"、"非発光セル"のいずれに設定されるの かは、図14に示されるが如き表示駆動画素データGD によって決まる。すなわち、表示駆動画素データGDの 第1ビット~第12ビット各々はサブフィールドSF1 ~SF12各々に対応しており、そのビットの論理レベ ルが例えば論理レベル"1"である場合に限り、そのビッ ト桁に対応したサブフィールドの画素データ書込行程W cにおいて選択消去放電が生起され、放電セルは"非発 光セル"に設定される。一方、そのビットの論理レベル が論理レベル"0"である場合には、上記選択消去放電は 生起されないので、現状を維持する。つまり、"非発光 セル"の放電セルは"非発光セル"のまま、"発光セル"の 放電セルは"発光セル"の状態をそのまま維持するのであ る。この際、サブフィールドSF1~SF12の内で、 放電セルを"非発光セル"の状態から"発光セル"に推移さ せることが出来る機会は、先頭のサブフィールドSF1 でのリセット行程Rcのみである。よって、このリセッ ト行程Rcの終了後、サブフィールドSF1~SF12 のいずれか1の画素データ書込行程Wcにおいて選択消 去放電が生起されて、一旦"非発光セル"に推移してしま った放電セルは、このフィールド内において再び"発光 セル"に推移することはない。従って、図14に示され るが如き表示駆動画素データGDのデータパターンによ れば、各放電セルは図14の黒丸に示されるサブフィー ルドにて選択消去放電が生起されるまでの間だけ"発光 セル"となり、その間に存在する白丸にて示されるサブ フィールド各々の発光維持行程Icにて上述した如き回 数だけ維持故電を行う。

[0051] これにより、人力映像信号がTV信号であ り、かつ解度モード1である場合には、図14に示され るように、奇数フィールド(奇数プレーム)表示時には、 {0:2:4:10:18:29:46:68:96:131:174:25: 255} なる13階間かの解度表現を有する階削隔動が為 なれ、偶数フィールド(偶数フレーム)表示時には、

{0:1:3:7:13:23:37:56:81:112:151:198:2 55} なる13階訓分の輝度表現を有する階調駆動が為さ れる。

【0054】前、図20において、互いに開始する瞬間 頼度点、すなわち、"□"と"へ"との間の頻度は、上述し た如き最差成散処理、及びディザ処理等の多時割化処理 によって得られる。図21は、図20中における領域と 1内において、図18(A)に示される発光服動シーケン で得られる階割頻度点("□")と、図18(B)に示され る発光駆動シーケンスで得られる階割頻度点("●")と、ディザ処理で得られる階割頻度点("●")との位置関係を示す図で ある。

【0055】この際、図21に示されるように、上記で ・ すり理によって擬似的に得られる階調理度点の各々の 一部 (*■**) は、図18(A)及び図18(B)に示される 発光照動シーケンスの実施によって得られる階調理度点 (*□**) と同一輝度レベルになっている。(流って、丁七 信号の船を比較的S/Nの悪い入力映像信号に対して は、時間方向の積分効果によりフリッカを即え、かつデ ィザノイズを軽減しての1温部差に散処理及びディザ処 理による解復的を翻取散増加利のもれるのできる。

【00561一方、入力映像信号が、比較的5/Nの良いPC映像信号である場合には、図14に示されるように、奇数フィールド奇数フレーム)表示時には、(0:1:3::14:25:39:59:84:117:19:205:2551 なる13階調介の解度表現を有する階調眺動が為され、偶数フィールド(関数フレーム)表示時には、(0:1: 3:7:13:23:37:56:81:112:151:198:255} なる 1 3階調分の輝度表現を有する階調駆動が為される。

【0058】図22に示されるように、入り映像信号が PC映像信号である場合には、1フィールド(1フレー か) 毎に図19(A)及び図19(B)に示されるが如き、 互いは開調輝度点が僅かにずれている発光駆動シーケン スを交互に切り換えて実施する。かかる原源によれば、 一方の発光駆動シーケンスで得られる2つの層測輝度点 の間で一方の際調輝度点に近い位置に、他方の発光駆動 シーケンスで得られる階調確度点が付加されることにな ス

【0059】尚、図22において、"□"及び"◇"なる階 調耀度点によって示される輝度以外の輝度は、上述した 如き調業拡散処理、ディザ処理等の多階調化処理によっ て得られる。図23は、図22中における領域E2内に おいて、図19(A)に示される発光駆動シーケンスで得 られる階調輝度点("□")と、図19(B)に示される発光 駆動シーケンスで得られる階調輝度点("◇")と、誤差拡 散処理で得られる階調輝度点("●")と、ディザ処理で得 られる階調輝度点("■")との位置関係を示す図である。 【0060】このように、PC映像信号が入力指定され た場合には、そのディザ処理時において、図12に示さ れるが如き3ビットのディザ係数a~d(a=0, b=2, c=4, d =6)が用いられる為、図23に示されるように、誤差拡 散処理によって得られる階調輝度点各々による分布には 粗密が生じる。よって、図23に示されるように、上記 誤差拡散処理及びディザ処理によって擬似的に得られる 階調鐘度点の各々と、図19(A)及び図19(B)に示さ れるが如き発光駆動シーケンスの実施によって得られる 階調輝度点の各々とは互いに異なる輝度レベルとなる。 【0061】従って、時間方向の積分効果により、視覚 上における表示階調数は、図18に示される発光駆動シ ーケンス(すなわち、入力映像信号としてTV信号が指 定された場合に用いられる発光駆動シーケンス)を採用 した場合に比して略2倍に増加する。すなわち、PC映 **像信号の如き比較的S/Nの良い映像信号が入力指定さ** れた場合には、誤差拡散処理及びディザ処理によって得 られる擬似的な階調輝度点を、図19(A)及び図19 (B)に示されるが如き発光駆動シーケンスの実施によっ て得られる階調輝度占に対してずらすことにより 擬似 的に表現される階調数を大幅に増加するのである。

【0062】前、上記実施所においては、 商業データの 書込方法として、子め各放電セルに壁電荷を形成させて 全放電化ルを発光セルに設定しておき、そえから面素デ 一夕に応じて選択的にその壁電荷を消去することにより 商素データの書込を為すという、いわゆる選択消去下ド レス法を採用した場合について述べた。しかしながら、 本発明は、 商素データの書込方法として、 両素データに 応じて選択的に壁電荷を形成するようにした、いわゆる 選択書込アドレス法を採用した場合についても同様に適 用可能である。

【0063】図24は、この選択書込アドレス法を採用した場合に、上記アドレスドライバ6、第1 サステルドライバ6を発力した場合に、上記アドレスドライバ6、第1 サステルドライバ76 数52 シャライバ6をかりDP 10の別電秘リ・アン。 行電能X・ア×、及びゲ・ア・Yに 12 世のよる、ス、図25は、遊択書込アドレス法を採用した場合に、入力映像信号としてTV信号が構定された時に実施される発光駆動シーケンスを示す図であり、図26は、ア・G映像信号が指定された時に実施される発光駆動シーケンスを示す図であら、商、図25(A)条び図26(A)条では奇数フィールド(荷数フレーム)の表示、図25(B)及び図26(B)条々は偽数フィールド(荷数フレーム)の表示時において実施する発光駆動シーケンスを未ったしいる。

【0064】更に、図27は、かかる選択書込アドレス 法を採用した場合に、図6に示される第2データ変換回 路34において用いられる変換テーブル、並びに1フィ ールド期間内で実施される発光駆動の全パターンを示す 図である。ここで、上記図24に示されるように、選択 書込アドレス法を採用した場合には、先ず、先頭のサブ フィールドSF12での一斉リセット行程Rcにおい て、第1 サスティンドライバ7及び第2 サスティンドラ イバ8は、PDP10の行電極X及びYに夫々リセット パルスRP。及びRP。を同時に印加する。これにより、 PDP10中の全ての放電セルをリセット放電せしめ、 各放電セル内に強制的に壁電荷を形成させる(R₁)。 その直後に、第1サスティンドライバ7は、消去パルス EPをPDP10の行電極X1~X。に一斉に印加するこ とにより、全放電セル内に形成された上記壁電荷を消去 させる(R_s)。すなわち、図24に示されるが如き一 斉リセット行程Rcの実行によれば、PDP10におけ る全ての放電セルは、一旦、"非発光セル"の状態に初期 化されるのである。

【0065】次に、画素データ書込行程W。では、アドレスドライバ6が、上記メモリ5から供給された表示驱動画素データビットDBの治理レベルに対応した電圧を有する画素データバルスを生成し、これを1行分毎に順次列電砲D1。た印加じて行く、すなわち、先等、サフィールドSF12の画素データ書込行程W。では、上記表示影動画素データビットDB1211-mの内から第

1行目に対応した分、つまりDB1211-1aを抽出し、 これらDB1211-10各々の論理レベルに対応したm個 分の画素データパルスからなる画素データパルス群DP 12.を生成して列電極D1-。に印加する。次に、かかる 表示駆動画素データビットDB1211-20の内の第2行 目に対応した分であるDB1221-22を抽出し、これら DB12:1-2:各々の論理レベルに対応したm個分の画 素データパルスからなる画素データパルス群DP12。 を生成して列電極D1-。に印加する。以下、同様にし て、サブフィールドSF12の画素データ書込行程Wc 内では、1行分毎の画素データパルス群DP12。~D P12。を順次列電極D1-。に印加して行く。引き続き、 サブフィールドSF11の画素データ書込行程Wc内で は、先ず、上記表示駆動画素データビットDB11 11-coの内から第1行目に対応した分、つまりDB11 11-10を抽出し、これらDB1111-10各々の論理レベル に対応したII個分の画素データパルスからなる画素デー タパルス群DP11。を生成して列電極D...。に印加す る。次に、かかる表示駆動画素データビットDB11 11--。の内の第2行目に対応した分であるDB1121-2 を抽出し、これらDB11 $_{21-2}$ 。各々の論理レベルに対 応したm個分の画素データパルスからなる画素データパ ルス群DP112を生成して列電極D1-。に印加する。以 下、同様にして、サブフィールドSF11の画素データ 書込行程Wc内では、1行分毎の画素データパルス群D P113~DP11,を順次列電極D1-mに印加して行 く。以下、サブフィールドSF10~SF1各々での画 素データ書込行程Wcにおいても同様に、アドレスドラ イバ6は、表示駆動画素データビットDB1011-00~ DB111-ng各々に基づいて生成した画素データパルス 群DP101-0~DP11-n各々をサブフィールドSF1 0~SF1各々に割り当て、これらを列電極D....に印 加して行くのである。尚、アドレスドライバ6は、表示 駆動画素データビットDBの論理レベルが"1"である場 合には高電圧の画素データパルスを生成し、"0"である 場合には低電圧(0ボルト)の画素データパルスを生成す るものとする。

【0066】更に、画書データ書込行程W では、第2 ヤスティンドライバ8が、上述した如き画書データパル ス群DPの各印加タイミングと同一タイミングにて、図 246に示されるが如き負格性の走査パルスSPを発生 し、これを行電機プ・ペドペンと順次印加して行く。この 家、走変パルスSPを抑即された"何"との交差部の放電セルに のみ数電(選択書込数電)が生じ、その放電セル内に選 状的に壁電筒が形成される、かかる選択書込放電によ り、上記一売リセット行程Rcにて"非発光セル"の状態 に初明化された放電セルは、"発光セル"に推摩する。 の無な歴史の表示の状態があれた"列"に形成 されている放電セルには、正説程代書込放電は生起され されている放電セルには、正説程代書込放電は生起され されている放電セルには、正説程代書込放電は生起され ず、現状が保持される。つまり、"非発光セル"の放電セルは"非発光セル"のまま、"発光セル"の放電セルは"光セル"の状態をそのまま維持するのである。このように、各サブフィールド毎の画業データ書运行程限でにより、その直接の発光維持行程1でにて維持故電が生起される"発光セル"と、維持故電が生起されない"非発光セル"とが設定される。

【0067】次に、各サブフィールドの発光維持行程 I cでは、第1サスティンドライバ7及び第2サスティン ドライバ8各々が、行電極 $X_1 \sim X_n$ 及び $Y_1 \sim Y_n$ に対し て図24に示されるように交互に正極性の維持パルスI Px及び I Pvを印加する。この際、各サブフィールドの 発光維持行程Icにおいて印加すべき維持パルスIPの 回数は、図25又は図26に示されるが如く、入力映像 信号として選択された映像信号の種別に応じて異なる。 【0068】そして、図24に示されるように、選択書 込アドレス法を採用した場合には、最後屋のサブフィー ルドSF1のみで消去行程Eを実行する。かかる消去行 程圧においては、アドレスドライバ6が、図24に示さ れるが如き負極性の消去パルスEPを発生してこれを行 電極Y1~Y。各々に同時に印加する。かかる消去パルス EPの同時印加により、PDP10における全放電セル 内において消去放電が生起され、全ての放電セル内に残 存している壁電荷が消滅する。すなわち、かかる消去放 電により、PDP10における全ての放電セルが"非発 光セル"になるのである。

【0069】ここで、図25又は図26に示される各サ ブフィールド内の画素データ書込行程Wcにおいて、 発光セル"に設定された放電セルのみが、その直後に実 施される発光維持行程Icにて、図中に記述されている 回数だけ維持放電を繰り返し、その発光状態を維持す る。この際、放電セルがサブフィールド各々のデータ書 込行程Wcにおいて、"発光セル"、"非発光セル"のいず れに設定されるのかは、図27に示されるが如き表示駆 動画素データGDによって決まる。すなわち、表示駆動 画素データGDの第1ビット~第12ビット各々はサブ フィールドSF1~SF12各々に対応しており、その ビットの論理レベルが例えば論理レベル"1"である場合 に限りそのビット桁に対応したサブフィールドの画素デ - 夕書込行程Wcにおいて上述した如き選択書込放電が 生起されて、放電セルは"発光セル"に設定される。一 方、そのビットの論理レベルが論理レベル"0"である場 合には、上述した如き選択書込放電は生起されないの で、現状を維持する、つまり、"非発光セル"の故電セル は"非発光セル"のまま、"発光セル"の放電セルは"発光 セル"の状態をそのまま維持するのである。この際、サ ブフィールドSF12~SF1の内で、放電セルを"発 光セル"の状態から"非発光セル"に推移させることが出 来る機会は、先頭のサブフィールドSF12でのリセッ ト行程Rcのみである。よって、このリセット行程Rcの 終了後、サフィールドSF12~SF1のいずなか1 の両素データ書込行程W において選択書込を電か生息 されて、一旦 "発光セル" に推移してしまった放電セル は、このフィールド内において再び" 非発光セル" に推移 することはない、従って、国27 に示される表示集動画 素データらりによれば、各放電セルは図27 の黒丸に示 されるサブフィールドにおいて選択書込放電が生起され るまでの間に" 非発光セル"の北陸を維持し、現丸は降の サブフィールド各々の発光維持行程1 c にて、図25 又 は図26 中に記述されている回数だけ維持数電を繰り返 し、その数率発光状態を維持する。

【0070】これにより、入力映像信号がTV信号であ り、かつ解度モード1である場合には、図27に示され あように、奇数フィールド(奇数フレーム) 英元時には、 10:2:4:10:18:29:46:68:96:131:174:225: 255] なる1 3階部分の解度表現を有する階調駆動が為 され、風数フィールド(函数フレーム)表示時には、

(0:1:3:7:13:23:37:56:81:112:151:198:2 55) なる13階調分の輝度表現を有する階調駆動が為される。

【0071】一方、入力映像信号がPC映像信号である 場合には、図27に示されるように、新数フィールド (奇数フレーム)表示時には、(0:1:3:7:14:25:3 9:59:84:117:157:205:255)なる13階調分の類 度表現を有する解測態が必多た、(銀数フィールド(研 数フレーム)表示時には、(0:1:3:7:13:23:37:5 6:81:112:151:152:25)なる13階調分の頻度表 現を有する階部照動が為される

【0072】この際、かかる階調駆動による頻度表現 は、画素データ書き込み方法として前述した如き選択消 去アドレス法を採用した場合に同一である。後つて、選 択害込アドレス法を採用した場合にも上記選択消去アド レス法を採用した場合と同様に、入力指定された映像信 号の觀別に応じて適切な採以階調数の増大が図られるの である。

【0073】又、上記実施附においては、サプフィール ドSF1~SF12の内のいずれか1の職業データ書込 行程Wでにおいて、走壺/ルスSFと高地圧の両業デー タバルスとの同時印加により選択消去(書込)放電を生起 させるようにしているが、放電心内に民間する衛電粒 子の最が少ないと、この選択消去(書込)放電が正常に生 起されず、放電セル内の壁電荷を正常に消去(外級)でき ない場合がある。この際、例え人ノン実績をの職業デー タDが低頻度を示すデータであっても、最高頻度に対応 した発光が添されてしまい、画像品質を書しく低下させ るという間能力が生ちる。

【〇〇74】そこで、第2デーク変換回路34において 用いる変換テーブルを、上記図14及が図27に示され もものから図28及が図29に示されるものに変更して 階割賑動を実施する。商、図28は、選択消去アドレス 法を採用した場合に第2デーク変換回路34で用いる変 換テープル、並びに174ールド期間けで実施される発 光駆動がターンを示す図であり、図29は、遊伐飛込ア ドレス法を採用した場合での上記変換テーブル及び発光 駆動パターンを示す図である。ここで、これら図28度 が図29に示されている**に、論理レベル*17以は* 0"のいずれでも良いことを示し、三角印は、かかる* **が論理レベル*1"である場合に限り選択消去(書込) 数電が生態を入れることを示している。

【0075】これら図28及び図29に示される表示部動画素データGDによれば、少なくとも連続して2回分の"選択高夫(書込) 故電"が実施される。要するに、初回の選択消去(書込) 故電"が実施される。要するためで、それり懸に存在するサブフィールドの内の少なくとも1つで、再接、選択消去(書込) 放電を行うことにより、画素データの書込を確実にし、誤った発光動作を防止しているのである。

[0076]

「希明の効果」以上詳述した如く、本条明によるアラズ マディスアレイバネルの配動方法においては、入力映像 信号の種例に応じて、1フィールド(1フレーム)期間中 の策光維持行程名やで実施される発光回数の比が互いに 保なる第1及び第2発光照動シーケンスを1フィールド (1フレーム)無に交互に切り披えて実行する第1服動バ ターン、及び上記是光維持行程名やで実施される発光回 数の比が互いに関なる第3及び第4発光照動シーケンス を1フィールド(1フレーム)毎に交互に切り披えて実行する第2駆動パターンの内から一方を選択的に実行する ようにしている。

【0077】この際、入力映像信号の種別がTV信号である場合には、上記算19壁かパターンを選択的に実行することにより、上記第1年光知歌動シーケンスによって得られる問題解度点と、上記第2発光駆動シーケンスの実行時に混金放散及びディザ処理等の多報測化処理によって提似的に得られる階調解度点とを同一解度レベルにする。一方、入力映像信号の報別がPC映像信号である場合には、上記第2早時パターンを選択的に実行することにより、上記第3発光駆動シーケンスによって得られる階調解度点と、上記第4発光駆動シーケンスの実行時に上記談差拡散及びディザ処理等の多階測化処理によって擬倒的に得られる階調解度点とを立いに現全る頻度レベルにしている。

【0078】よって、TV信号の加き比較的5/Nの無い映像信号に基づく表示を実施する場合には、フリッカの発生及びディザによる/イズの発生を抑制しつつも誤差拡散及びディザ処理等の多階調化処理による擬似的な階調数増加が遅れるようになる。一方、Pで映僧信号の加き比較的5/Nが良い映像信号に基づく表示を実施する場合には、上記読差拡散及びディザ処理を関いを開発化処理によって擬似的に得られる階調数を暗2倍に増加さ

せることが出来る。

【図面の簡単な説明】

- 【図1】64階調の中間調表示を実施する為の発光駆動 シーケンスを示す図である。
- 【図2】本発明による駆動方法に従ってプラズマディス プレイパネルを駆動するプラズマディスプレイ装置の概 略構成を示す図である。
- 【図3】データ変換回路30の内部構成を示す図であ
- 【図4】ABL回路31の内部構成を示す図である。
- 【図5】データ変換回路312における変換特性を示す 図である。
- 【図6】第1データ変換回路32の内部構成を示す図で ある.
- 【図7】TV信号が入力指定された場合に第1データ変 換回路32において用いられるデータ変換特性を示す図 である。
- 【図8】PC映像信号が入力指定された場合に第1デー タ変換回路32において用いられるデータ変換特性を示 す図である.
- 【図9】多階調化処理同路33の内部構成を示す図であ
- 【図10】調差拡散処理回路330の動作を説明する為 の図である。
- 【図11】ディザ処理回路350の内部構成を示す図で ある.
- 【図12】入力映像信号の種別毎のディザ係数a~d各 々の値を示す図である.
- 【図13】ディザ処理回路350の動作を説明する為の 図である。
- 【図14】第2データ変換回路34の変換テーブル、及 びこの変換テーブルによって得られた表示駆動画素デー タGDによる発光駆動パターンと表示輝度とを示す図で ある。
- 【図15】選択消去アドレス法を採用した際に、1フィ ールド表示期間内においてPDP10に印加される各種 駆動パルスの印加タイミングを示す図である。
- 【図16】TV信号が入力指定された場合における、各 輝度モードと、サブフィールドSF1~SF12各々の 発光維持行程Icでの維持パルスIPの印加回数との対 応関係を示す図である。
- 【図17】PC映像信号が入力指定された場合におけ る、輝度モードと、サブフィールドSF1~SF12各 々の発光維持行程 Lcでの維持バルス LPの印加回数と の対応関係を示す図である。
- 【図18】TV信号が入力指定された場合に実施される 発光駆動シーケンスの一例を示す図である。
 - 【図19】PC映像信号が入力指定された場合に実施さ
- れる発光駆動シーケンスの一例を示す図である。 【図20】TV信号が入力指定された場合における、入

- 力映像信号に対する表示輝度特性を示す図である。
- 【図21】図20中における領域E1内において、図1 8に示される発光駆動シーケンスで得られる各階調輝度 点と、誤差拡散処理及びディザ処理で得られる各階調輝 度点との位置関係を示す図である。
- 【図22】PC映像信号が入力指定された場合におけ る、入力映像信号に対する表示輝度特性を示す図であ
- 【図23】図22中における領域E2内において、図1 9に示される発光駆動シーケンスで得られる各階調輝度 点と、誤差拡散処理及びディザ処理で得られる各階調輝 度点との位置関係を示す図である。
- 【図24】選択書込アドレス法を採用した際に、1フィ ールド表示期間内においてPDP10に印加される各種 駆動パルスの印加タイミングを示す図である。
- 【図25】入力指定された映像信号がTV信号である場 合に実施される発光駆動シーケンス(選択書込アドレス 法を採用)を示す図である。
- 【図26】入力指定された映像信号がPC映像信号であ る場合に実施される発光駆動シーケンス(選択書込アド レス法を採用)を示す図である。
- 【図27】選択書込アドレス法を採用した場合に用いら れる第2データ変換回路34の変換テーブル、及びこの 変換テーブルによって得られた表示駆動画素データGD に応じた発光駆動パターンと表示輝度とを示す図であ
- 【図28】親択消去アドレス法を採用した場合に用いる れる第2データ変換回路34の変換テーブルの他の一 例、及びこの変換テーブルによって得られた表示駆動画 素データGDに応じた発光駆動パターンと表示輝度とを 示す図である。
- 【図29】選択書込アドレス法を採用した場合に用いら れる第2データ変換回路34の変換テーブルの他の一 例、及びこの変換テーブルによって得られた表示駆動画 素データGDに応じた発光駆動パターンと表示輝度とを 示す図である。


【主要部分の符号の説明】

- 1 操作装置
- 駆動制御回路
- 入力セレクタ アドレスドライバ
- 第1 サスティンドライバ
- 第2サスティンドライバ
- 10 PDP


3


- 30 データ変換回路
- 31 ABL回路31
- 32 第1データ変換回路
- 33 多階調化処理回路
- 34 第2データ変換回路
- 330 誤差拡散処理回路


350 ディザ処理回路




[図2]





















【図13】




【図14】

13		

	1		第2	Ŧ-	交換	le:	\$34	の変	換テ	-J,	ı		_	Г				911	- 27 1							Γ	表示	輝度	_
階層		П		_		0	aD.			_	_	_	_	SF.				200			_	SF		SF		τv	R P	PCM	曲旗号
	Da	1	2	3	4	5	-6	7	8	9	10	п	12	l ï	2	3	35	5F	SF 6	8F	SF A	-	SF 10	11	\$F	(A)	00	w	(8)
1	0000	1	0	0	0	0	0	0	0	0	0	0	0	•										_	_			-	
2	0001	0	1	0	0	0	0	0	0	0	0	0	0	lo	•											1,	l .	Ι,	ı,
3	0010	0	0	1	0	0	0	0	0	0	0	0	0	lo	0	•										1.		i,	,
4	0011	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•									10	,	,	,
5	0100	0	0	0	0	1	0	0	0	0	0	0	0	0	О	0	0	•								18	13	14	12
6	0101	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•							29	23	25	23
7	0110	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	٠						46	37	39	37
8	0111	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•					88	56	59	58
9	1000	0	0	0	0	0	0	0	0	1	0	0	0	0	О	0	0	o	o	0	0	•				96	81	84	81
10	1001	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	o	0	0	0	•			121	112	117	112
11	1010	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	o	o	0	٠		174	151	157	151
12	1011	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	Ó	ō	٠	225	198	200	198
13	1100	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	255	215	255	255

黑丸.選択消去放電 白丸:発光SF

【図15】



【図16】

	ıç\	SF1											5F12
	€-F1	2_	2	6	8	11	17	22	28	35	43	51	30
(A)	₹-F2	4	4	12	16	22	34	44	56		86	102	
奇数 フィールド	* −#3	6	6										90
74-701-	₹-F4	8	8	24	32	44	68	88	112	140	172	203	120


	10	\$FI	\$F2	SF1	SF4	SFS	SF6	SF7	SF8	SF9	3F10	SF11	SF12
(B)	₹-F1	1	2	4	6	10	14	19	25	31	39	47	57
信款	#F2	2	4	8	12	20	28	18	50	62	78	94	114
フィールド	±-⊬3	3	6	12	18	30	42	57	75	93	117	141	171
	€-F4	4	8	16	24	40	56	76	108	124	156	187	228

【図17】

	2	SF1	SF2	SF3	SF4	SF5	SF6	SF7	SF8	SF9	SF10	SF11	SF12
(A)	€ −β1	1	2	4	7	11	14	20	25	33	40	48	50
杂数	€-F2	2	4	8	14	22	28	40	50	66	80	96	100
フィールド	€ — F 3	3	6	12	21	33	42	60	75	99	120	144	150
	Æ-#4	4	8	16	28	44	56	80	100	132	160	192	200


	IÇ~	\$F1	\$F2	SF3	SF4	SFS	SF6	SF7	SF8	SF9	SF10	\$F11	\$F12
(B)	%− F1	1	2	4	6	10	14	19	25	31	39	47	57
偶数	モードセ	2	4	8	12	20	28	38	50	62	72	94	114
フィールド	モード3	3	6	12	18	30	42	57	75	98	117	141	171
	1 −64	4	8	16	24	40	56	76	100	124	156	188	228


[318]






【図19】







【図21】




【図23】



【図24】




【図25】





[図26]





[図27]

[選択書及]

			\$ 2-	7-	支援	NG)	134	の実	9 7-	ーブル				Γ		-					9		_			T	表示	餌皮	
贻骥	Ds	Г				_		G	D	_				l _{sr}	SF	SF	8F	AC.A	or.		_	٦.,		95	8F	TV	37	PCM	984
	US	12	11	10	9	8	7	6	5	4	3	2	1	12	11	10	9	8	7	91	5	4	3	2	1	w.	100	(0)	99
1	0000	0	0	0	0	0	0	0	0	0	0	0	0				_			_		_	_	_			-	0	
2	0001	0	0	0	0	0	0	0	0	0	0	0	1												٠	,	١,	ľ	
3	0010	0	0	0	0	0	0	0	0	0	0	1	0	İ										•	ō	1	١,	,	١,
4	0011	0	0	0	0	0	0	0	0	0	1	0	0	ı										0	0	10	,	١,	1 7
5	0100	0	0	0	0	0	0	0	0	1	0	0	0	l								•	o	0	0	18	13	14	13
6	0101	0	0	0	0	0	0	0	1	0	0	0	0	ı							•	0	0	0	0	29	23	25	23
7	0110	0	0	0	0	0	0	1	0	0	0	0	0							•	0	0	0	0	О	46	37	39	37
8	0111	0	0	0	0	0	1	0	0	0	0	0	0						•	0	0	0	0	ò	ò	58	56	50	56
9	1000	0	0	0	0	1	0	0	0	0	0	0	0					•	0	0	0	0	0	0	0	96	81	84	81
10	1001	0	0	0	1	0	0	0	0	0	0	0	0				•	0	0	0	0	o	o	0	o	131	112	117	112
П	1010	0	0	1	0	0	0	0	0	0	0	0	0			•	0	0	0	0	0	0	0	0	0	174	151	157	151
12	1011	0	1	0	0	0	0	0	0	0	0	0	0		•	0	0	0	0	О	0	0	0	0	0	225	198	205	198
13	1100	1	0	0	0	0	0	0	0	0	0	0	0	•	0	0	0	0	0	0	0	0	0	o	o	255	255	255	255

黑丸: 選択書込放電(発光) 白丸: 発光SF

[**328**]

			第2	デー	文	AG:	₹34	の変	换 字·	ープ	ı			Г				44.6		9,56							表示	海皮	_
434	Ds	Г				-	D				_			SF				767	-	.,	_	·		8F		17	84	PCM	and A
_	US	1	2	3	4	5		7	8	9	10	-11	12	l i	2	SF 1	SF 4	SF	SF	8F	SF t		SF	11	3F	(3)	(0)	8	00
1	0000	1	1	*	*			٠	*	*	*		*		•	Δ	Δ	Λ	Â	$\dot{\wedge}$	Ā	$\dot{\Lambda}$	Λ	Δ		6	-	1	-
2	0001	0	1	1	*	*		٠	٠		*	*	*	lo	•	•	_	_	_	$\bar{}$	_	_	_	Ζ	_	ľ	ľ	l.	ľ
3	0010	0	0	1	1	*	*	٠		٠	*	*		lo	ō	٠	•	Δ	Δ	Δ	Ζ			Δ		1:	;	1	,
4	0011	0	0	0	1	1	*	*	*	٠	*	٠	*	lo	o	0	•	•	Δ	Λ	Δ	$\bar{\Lambda}$	$\bar{\Lambda}$	^	_	10	l,	ľ	,
5	0100	0	0	0	0	1	1	*	*	*		٠	*						•							18	13	14	,,
6	0101	0	0	0	0	0	1	1	*	٠	٠	٠	*						٠							29	23	25	23
7	0110	0	0	0	0	0	0	1	1	*	*	8	٠						ō							46	37	39	37
8	0111	0	0	0	0	0	0	0	T	1	*	*							ō							68	58	194	56
9	1000	0	0	0	0	0	0	0	0	1	1	*	*						ō							86	81	84	81
10	1001	0	0	0	0	0	0	0	0	0	1	1	*						ō			ō	ē		7	131	112	,,,	112
11	1010	0	0	0	0	0	0	0	0	0	0	1	1						ō			õ	õ	ē	•	174			
12	1011	0	0	0	0	0	0	0	0	0	0	0	1						ō				ŏ	ō	•	225	198	205	196
13	1100	0	0	0	0	0	0	0	0	0	0	0	0	١ō	ō	ō	ō	õ	ō	õ	ŏ	_	ŏ	ŏ	5	255	255	205	255

果丸:選択消去放電 白丸:発光SF

【図29】

[表积者込]

			X 2	7-	1	NE P	134	の玄	換テ	ーブ	ı							-	E BE J					_		T	表示	焊度	
N.	Ds	Г				c	n			_		_		1	SF		SF					_			NF.	TY	me.	PCH	18 18 F
_	US	12	11	10	9	8	7	6	5	4	3	2	1	SF 12		8F		SF	or .	100	00	(0)	(80						
1	0000	0	0	0	0	0	0	0	0	0	0	0	0	Т			_	_	_	_	_	_	_	-	_				10
2	0001	0	0	0	0	0	0	0	0	0	0	0	1	1											_	1 -	١,	l °	١٠
3 .	0010	0	0	0	0	0	0	0	0	0	0	t	1											_	•	2	١.	١,	١,
	0011	a	Ω	Ω	0	0	0	0	n		ī	•	÷	1										•	•	١.	3	3	3
5	0100	0	0	0	0	ň	0	0	'n	1	÷	1	Ī	Ĺ											Δ	10	7	7	7
6	0101		_	n	n	Č	ň	Š	·	÷			•									•	•			18	13	14	13
,	0110	٥	'n	n	٠			·	1	1	•	•	*								•	•	∇	∇	∇	29	23	28	23
á	0111	0	٥	-	٠	0	U	1	1	*	٠	•	*	l						•	•	∇	∇	∇	∇	46	37	39	37
- 1		١.	٠	0	٠	٠	1	1	٠	*	*	*	*						•	•	∇	V	Δ	Δ	∇	68	56	59	56
9	1000	0	0	0	0	,	1	*	*	٠	*	*	*	1				•	•	∇	∇	∇	∇	∇	∇	96	81	84	81
10	1001	0	0	0	1	1	٠	*	*	٠	٠	*	*				٠	•	∇	∇	∇	∇	∇	V	Ò	131	112	117	112
ш	1010	0	0	1	1	*	*	٠	٠	٠	*	*	*			•	•	∇	Ď	v	Ż	v	ò	ò	ò	174	151	157	151
12	1011	0	1	1	*	٠	*	*	٠	٠	٠		٠		•	•	∇	Ÿ	Ċ	Ÿ	Ÿ	ż	Ď	Ÿ	Ť	225	158	205	198
13	1100	1	1	*	*	٠	*	*		٠	٠					∇	Ď	Ö	v	Ö	Ö	ż	ż	ż	Ď	255		255	255

フロントページの続き

Fターム(参考) 50058 AA11 AB02 BA03 BA07 BB03 BB13 BB15

> 5C080 AA05 BB05 DD03 EE29 FF12 GG08 GG09 HH02 JJ02 JJ04 JJ05